No title available

Publication number: JP5265705 (A)

Publication date: 1993-10-15

Tryentor(s): TSUTSULAKIHIRO : NAKADA HIROSHI : YAMADA KAZULIRA

Inventor(s): TSUTSUI AKIHIRO, ; NAKADA HIROSHI, ; YAMADA KAZUHISA, ; OOTA NAOHISA

Applicant(s): NIPPON TELEGRAPH & TELEPHONE

Classification:


G06F7/00; G06F7/57; G06F7/575; H03K19/177; H04L29/02; G06F7/00; G06F7/48; H03K19/177; H04L29/02; (IPC1-7): G06F7/00; H04L29/02

- European:

- European: Application number: JP19920064690 19920323 Priority number(s): JP19920064690 19920323

Abstract of JP 5265705 (A) PURPOSE:To effectively attain a digital

communication processing system by providing a programmable digital processing circuit. CONSTITUTION: A digital processing circuit consists of synchronizing registers 7-1 to 7-12 which convert the digital data time series into the space trains in a circuit, the logical arithmetic blocks 8-1 to 8-12 which perform the logical operations, a bus-type wiring area 5 which transmits the data at a high speed, a bus line selection circuit 9 which performs the extraction end insertion of the data between the area 5 and each synchronizing register 7, and a bus line terminating circuit which ensures the effective use of the bus-type wiring area 5. In such a constitution, the input/output of data is simplified between an optional place in a data stream and an outside piece and at the same time these functions is mede to be programmable.



Also published as:

Data supplied from the espacenet database --- Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平5-265705

(43)公開日 平成5年(1993)10月15日

(51)Int.Cl. ⁵ G 0 6 F 7/00 H 0 4 L 29/02	識別記号	庁内整理番号	F I		技術表示箇所		
110 4 L 23/02		8323-5B 8020-5K	G06F H04L	.,	3 0 1	E Z	
			:	審査請求	未請求 請求	項の数1(全 17	頁)
(21)出顯番号	特顯平4-64690	,	(71)出願人		26		
(22)出願日	平成4年(1992)3月23日		東京都千代田区内幸町一丁目1番6号 (72)発明者 筒井 章博 東京都千代田区内幸町1丁目1番6号 日				н
			(72)発明者	中田	•		_
			(mo) Switte de	本電信員	匿断株式会社内	1丁目1番6号	н
			(72)発明者	東京都干		1丁目1番6号	В
			(74)代理人	弁理士	礎村 雅俊	最終頁に組	売く


(54)【発明の名称】 ディジタル処理回路

(57)【要約】

【目的】 プログラム可能なディジタル処理回路を提供 することにより、ディジタル通信処理システムを効率的 に実現できるようにする。

【構成】 ディジクルデーク時系列を回路内で空間列に 変換する複数の周期レジスタと、論理選集を行う論理第 東プロックと、データを高速に伝搬をせるバス型配線領域 域と、バス型配線領域と同期レジスタ間のデータの抽出 と挿入を行うバス線路領域を開鮮・バス型配線領域を有効 利用するためので、系線発側距路と、バス型配線領域を有効 力用するための場所から外部への入出力を簡単に取り出 せるようにし、かつこれらの機能をプログラム可能にす る。

実施例 その1 (基本構成)



【特許請求の範囲】

【請求項1】 1ないし複数個の時系列ディジタルデー タを入力する入力セレクタバッファおよび1ないし複数 個の時系列ディジタルデータを出力する出力セレクタバ ッファと、数ビット幅の順序回路を構成するための1な いし複数個の同期レジスタと、任意のビット幅を持つデ ータのビット間論理演算を行う1ないし複数個のプログ ラム可能な論理演算ブロックと、該時系列ディジタルデ ータを該同期レジスタおよび該論理演算ブロックの一部 ないし全部に伝播するための信号線の集合から成るバス 型配線領域と、該バス型配線領域の信号線より一部ない し全部の信号線を選択することにより、該同期レジス タ、該論理演算ブロック、該入力セレクタバッファおよ び該出力セレクタバッファ個々が有する全てのデータ入 出力端子とを接続するためのプログラム可能なバス線震 択回路と、該バス型配線領域の一部ないし全部の信号線 をある位置で終端するためのプログラム可能を1ないし 複数個のバス線終端子とを有し、時系列ディジタルデー タの空間列への変換、任意のビット間のパターン検出、 同期レジスタと論理流質プロックの同路単位をパイプラ イン的に接続した処理、およびデータに付加されたタグ 情報に基づいた逐次的なデータ処理を行うことを特徴と するディジタル処理回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、柔軟なディジタル通信 処理を実現するための機能をプログラムすることが可能 なディジタル処理回路に関するものである。

[0002]

【従来の技術】機能をプログラムすることが可能なディ ジタル回路としては、従来より、FPGA (Field P rogrammable Gate Array)、またはPLD (Progra mmableLogic Device)と呼ばれる装置が実用化されて いる。これらの装置は、主としてLSI開発の際のテス ト用として用いられ、また雑ゲート (ランダムロジッ ク)の吸収用として用いられていた。すなわち、これら の装置は、特別の用途に絞って用いるものではなく、専 用装置としての最適化は行われておらず、動作速度やデ バイスの使用効率よりも機能の汎用性に重点が置かれて いた。その結果、これらのデバイスを用いてディジタル 通信システムを構成した場合には、低速なディジタル通 信システムでは回路規模が実用化のための問題となり、 高速なディジタル通信システムでは動作速度が実用化へ の問題となっていた。従って、ディジタル通信用のプロ グラム可能なディジタル回路として、上述のFPGAや PLDは用いられていないのが現状である。 [0003]

【発明が解決しようとする課題】前述のように、従来の プログラム可能な論理デバイスであるFPGAは、論理 回路プロックとラッチを組み合わせたもので、論理回路 プロック機能とその周か配線をプログラムするもので あり、またPLDは、ランゲムロジックの実現を主目的 とし、単純なゲートを基本業子として、その組み合わせ をプログラムすることにより機能回路を実現するもので ある。これらは、いずれら動作遺徒やデバイスの使用効 まりも装置の利用性を目的としていた。一方、ディジ クル通信システムに必要となる処理機能は、一般の論理 回路とは以下の点で異なっており、FPGAやPLDで 実現できるものではない。

(a) リアルタイム動作を重視する同期間影で相応されること、(b) 処理されるディジタルデータの時系列は、あるデータ単位で意味を持っており、そのデーク単位の偏が比較的ないこと、(c) 処理回路内でデータの流れ(データストリーム)が存在し、処理はその流れに沿ってバイデライン的に行われること。(d) 処理されるディジタルデータの時系列は、その時間的位置に大きな意味を持っていること。以上の(a) へ(d) の項は、高速と低速のディジタル通信システムの両方に見られる特徴である。特に、高速ディジタル通信システムでデバイスで実現しようとした場合には、高速なデータ伝送処理や処理機能の高密度で実施を実現することができないから、実用できないという間観がある。

【0004】(e) あるじット編のデータを高點に伝知 ロジック指向で設計されているため、 節理回路プロックの 入力データ幅が終いこと、(g) ラングムロジック指向 で設計されているため、 節理回路プロックの で設計されているため、 節理の第プロックを指 選ばする配置となっており、 データストリームとパイプ カイン物で必要の遊れがとり繋がこと。(h) 外部人 助計されているものが多く、デバイス内で表現されている の間を、デバイス外のスルガプロックを配離が 雑で、選延を招く相談とかっていること、 本売明の目的 は、これら供来の課題を解決し、 高速から低速までの でのイジグルデータ伝送の基本機能を効率は、失現 し、実際なディジアル通信処理を行うことが可能をディ ジタル処理回路を提供することにある。

[0005]

より一部ないし全部の信号場を選択することにより、同 別レジスタ、論理演算プロック、入力セレクタバッファ および出力セレクタバッファ 個々が有する全でのデータ 入出力場子とを接続するためのプログラム可能ない入意 選択回居と、バス型配線領域の一部ないし全部の信号線 をある位置で検索するためのプログラム可能なしないし 複数個のバス線検場子とを有し、時条例ディジクルデー 夕の空間別への変換。任意のビット個のディジクルデー クの空間別への変換。任意のビット個のディジクルデー イン的に接続した処理、およびデータに付加されたタグ 情報に基づいた源文的なデータ処理を行うことを特徴と している。

[0006]

【作用】本発明においては、ディジタル通信処理の本質 を追及して、基本処理回路の構成と処理の相互関係を把 握して、それらを簡単に効率よく実現できる回路のアー キテクチャを提供する。そのため、(イ)ディジタルデ - 夕時系列(処理対象データ)を回路内で空間列に変換 し、あるデータ単位を切り出すことを可能とする複数の 同期レジスタと、実際に論理演算を行うための論理演算 ブロックとを用い、(ロ)あるビット幅を持つデータを 高速に伝播させ、データストリームを構成するためのバ ス型配線領域を持ち、(ハ)バス型配線領域と同期レジ スタ間のデータの抽出/挿入を行うためのバス線選択回 路とバス型配線領域を有効利用するためのバス線終端回 路を有し、(二)データストリーム内の任意の場所から 外部への入出力を簡単に取り出せるようにし、これらの 機能をプログラム可能にする。また、複数のデバイスに またがってデータストリームを形成し、パイプライン的 な処理の流れをとれるように、均質な回路構成とする。 これにより、回路規模の大小によらずに、論理演算プロ ックとその結合関係をプログラムすることができるの で、ディジタル通信処理における殆んど全ての処理回路 を実現することができる。

[0007]

【実施例】以下、本発明の実施例を、図面により背紙に 説明する。因1は、本発明の第1の改施的を示す・ジ クル規理回路の構成図である。図1において、1はデー ク入力隔下、2はデーク及力セレクタバッファ、3はデ ク入力場所で、2はデーク扱力セレクタバッファ、3はデ クと出力場子、4はデータ扱力セレクタバッファ、3はデ はスを近路領域、6はバス破熱機等・7・1~7・1・2 は数ビット幅の同期・ジスタ、8・1~8・1・2はある ビット幅を持つデータを処理するためのプログラム可能 を論理療薬プロック、9を提供を選集が関金方のい入力信 号線および出力信号線を結ぶためのプログラム可能をバ バス能差別の際、10は論理演業プロック8の機能および バス能差別所のの選択へX線、バス能装備子ののハ のFFをデログラムまたかめのコントローラである。本 実施例のディジタル規理回解は、ボジキル準値換期の 処理対象となる 2 激放表別によるデータをある単位(バイトないしアード)で提え、時系列であるディジタルデータを空間列に変換して処理を行えるようにレンスタアを被扱用意し、 計算関数関策系予 8 とレジスタアの4 の合わせという 資産 起本中な日間をは で パープライ 9 内に 接続した処理の流れを構成する。また、ディジタルデータ通信において、大きなご飯を持つデータの時間的な位置をデータルタク (修動データ) をつけることにより、 処理のバイブライン化を図れるように開め広が、データルリーなを構成できるようにした。 (00081図1に示すように、本実施例では、次のような風格的手段を非常する。

- (a) ディジタルデータ通信処理に必要な要素である数 ビット編のレジスタ7、および数ビット入力の論理限数 (演算) ブロック8、外部回路との信号のやりとりを行 う数ビット編の入力ブロック2、および出力ブロック4 を具備する。
- (b) 数ビット編のバス型配線領域5を具備することに より、あるビット幅を持つデータ単位を高速に伝搬させ ることができ、バス型であるためにデータストリームの 精破を容易にする。
- (c)レジスタ7、論理関数(演算)プロック8、入力 プロック2 および出力プロック4の全てのデータ入出 海子バス型配線環境5の一部ないし金部の信号場を接 続させるためのバス線選択回路9と、バス型配線環域5 の一部ないし金部の信号線とある場所で転増させるため のプログラム可能交換等そとりないし複数阻度が ことにより、レジスタ7、論理関数(消算)プロック 8、入力プロック2、出力プロック4間の自由な配線を 可能としている。
- (d) 数セット編のレジスタ7および繋ビット入力の動型関数 (演算) プロック8、外部回路との信号のやりと を行う数ビット編の入出力プロック各々のプロックへ の入出力信号線をバス型配線側域ラと結合可能にすることにより、バス状に形成されたデータストリームの任意 の位置への全体回路外部からの入力信号の挿入、任意の 位置か全体回路外部からの入り信号の挿入、任意の 位置か全体回路外部のの信号の取り出しを可能にす る。
- 【0009】さらに、本実施例では、従来のプログラム 可能な効理デバイスの応用を制限していた高速ディジタ ル通信処理への適用を可能とし、低速システムでは回路 の利用効率を上げるための手段として、次のようなもの を具備する。
- (e)高速な処理を要求する国路においては、システム クロックに同期して確実に入力データ時系列を逐次的に 伝搬させ、レジスタイから他のレジスタアへデータが伝 搬する間に処理が完了していることを保証するため、デ ータ処理のための論理回路をレジスタ間に挟み込む形と する。

(f) 比較的低速なシステムクロックでの動作が要求さ れる回路では、処理の基本的特徴は同じであるが、その 組み合わせが複雑となる場合が多く、1つのデバイスで は処理できない場合も想定される。そこで、このような 場合には、デバイスを縦列に接続して機能を拡張できる ように、レジスタ7と論理関数ブロック8を1つのブロ ックとして、このユニットを均一に配列した構造とす

(g) バス型配線領域5上に任意のバス線を選択できる ようなプログラム可能なバス線選択回路9を、レジスタ ・論理回路ブロックのユニット毎に用意し、任意論理関 数ブロック8間のレジスタフを介さない直接接続や、処 理データをデータストリームと逆方向に伝搬するフィー ドバックを可能にする。さらに、複数論理関数ブロック へのデータの同報も可能にする。このような自由な配線 を可能にすることにより、回路の利用効率を高めること ができる。また、高速な処理が要求される回路では、処 理対象データのシリアル/パラレル展開の際に多点に展 開して、要求システムクロックを落して処理する必要が ある。本実施例では、このバス型配線5とバス線選択回 路9の配置によりパラレル展開され、数個のデバイスに 割り当てられた複数のデータストリームを各デバイスの 入出力ブロックから取り込み、実際にデータ処理を行う **論理関数ブロックに任意の位置で統合することを可能に** する.

【0010】(入出力セレクタバッファ)図2は、図1 における入力セレクタバッファの内部詳細図であり、図 3は、同じく出力セレクタバッファの内部詳細図であ る。図2、図3において、11は外部データ入力端子1 をバス型配線領域5内のバス線に選択的に結合するため のバス線選択回路、12はバス型配線領域5内のバス線 を外部データ出力端子3に選択的に結合するためのバス 線選択同路、13は入力側についてはバス線選択同路1 1とバス型配線領域5内の各バス線間に存在し、また出 力側については、バス線選択回路12と外部データ出力 端子3の間に存在し、信号劣化防止と信号波形整形用の バッファである。なお、バス線選択回路11.12内の 機能については後述する。

(同期レジスタ) 図4は、図1における同期レジスタの 内部詳細図である。図4(b)に示すように、14は1 ビット入力1ビット出力のデータラッチであって、クロ ックに同期して動作する。同期レジスタ7は、図4 (a) に示すように、この1 ビット入力1 ビット出力の データラッチ14を1つないし複数個配列した機成をと り、それらの入出力信号線はまとめてバス選択回路9に 接続される。また、これらを駆動するためのクロック信 号線15も、バス線選択回路9に接続される。また、図 4 (a) に示すように、同期レジスタ7を構成する1ビ ット入力1ビット出力のデータラッチ14は、その入力 クロック信号を有効/無効にするための信号(クロック イネーブルEC)と、内部の記憶をリセットするための 信号(RST)を備えたものでもよく、これらの信号線 もバス線選択回路9に接続される。

【0011】(論理演算プロック)図5、図6および図 7は、図1における論理演算ブロックの内部構成図であ る。以下、説明の都合上、論理演算プロック8の入力数 をnf、出力数をmfとする。図5において、16はm f×2のnf乗ビットの容量を持つメモリ、17は論理 海算ブロック8のnfビット入力をそのままアドレスと して解釈し、メモリ16に記憶されている対応したデー タを読み出して、論理演算プロック8の出力mfとして 与えるメモリ管理ユニット (MM) である。メモリ管理 ユニット17は、論理演算ブロック機能プログラムコン トロールユニット10からのプログラム信号線18がア クティブになった場合には、論理演算ブロック8内のメ モリ16の内容をプログラムするために使用される。本 実施例では、メモリ16を利用することにより論理演算 ブロック8において、nf入力mf出力の任意の論理関 数を実現できる。なお、メモリ16の内容を書き換える 場合には、メモリ管理ユニット17を書き込みモードに することにより書き換えができる。これによって、プロ グラム可能な論理ブロックが実現できる。 図5では、n f 入力m f 出力の任意の論理関数がプログラム可能であ るが、実際には、nf入力mf出力の全ての論理関数の 集合のサブセットが実現できればそれで十分の場合もあ る。図6は、論理演算ブロックの第2の実施例を示す図 であって、上述のような論理関数の集合サブセットを実 現した場合のブロック図である。ここでは、アドレスデ コーダ19を用いることにより、論理関数ブロックのn fビット入力をkfビット(kf<nf)に縮退させる ことにより対応することができる。 デコーダ 19のデコ ド規則もプログラム可能にすれば、論理関数集合のサ ブセットを選択できることになる。なお、図5、図6に 示した実施例は、ルックアップテーブル方式である。 【0012】図7は、論理演算ブロックの第3の実施例 を示す図であって、論理関数の実現をメモリ読み出しに よるルックアップテーブル方式によらずに、メモリの記 (情内容を論理ゲートのパラメータとして用いる方式である。 る。図7において、20は機能を固定した論理関数を実 現するブロック (FixedLogic Cell)、21は固定論 理関数ブロック20へのパラメータ入力を記憶するため のメモリ、22はそのメモリを制御するためのコントロ -ラである。この論理消算プロック8が実現するnf入 カmf出力論理関数gを次式(1)で示す。

 $(y_0, y_1, y_{m-1}) = g(x_0, x_1,$ xnf_{-1} , q_0 , q_1 , qhf_{-1}) (y₀, y₁, ym₋₁)は出力ビット列、(q₀, q₁,

ここで、 (x_0, x_1, x_1f_{-1}) は入力ビット列、

q h f.,) は論理漢字プロック 8内のメモリ 2 1 に 記憶されている内容である。 論理関数 8 は固定である が、8 の入力となっているビット列 (q,, q, h f.,) の内容をプログラムすることにとり、縁起的に 論理関数 8 の機能をプログラムすることになる。この 法では、n f 入力 m f 出力の任堂の論理関数のうち、あ あずブセットを実現することができる。なお、この他に プログラム可能な論理演算プロック8 の実現方法として は、版存のゲートアレイのようなフューズ/アンチフュ ~ ズを用いて構成のものがある。

【0013】 (バス線選択回路) 図8は、図1における バス線選択回路の構成図である。図8において、破線で 囲まれた部分がバス線選択回路9である。23はバス型 配線領域5のバス線、24は論理演算ブロック8と同期 レジスタ7からの出力信号線と入力信号線に接続される 信号線、25はバス線23と信号線24とをショートす るための素子であり、ショートのON/OFFをプログ ラムすることが可能である。この素子25は、ゲートで 構成してもよく、またバストランジスタを用いてもよ い。図8の構成を用いた場合には、信号線をショートさ サム素子25のON/OFFをSRAM等でコントロー 7からの3出力信号線の延長である信号線24の各線 を、バス型配線領域5内の信号線23のうちの任意の信 号線を1本ないし複数本選択して結合することができ る。その結果、論理演算プロック8と同期レジスタ7間 のバス型配線領域5を用いた任意の結合関係を、プログ ラムによりコントロールすることができる。 図8では、 選択できるバス線23は、バス型配線領域5内の全ての バス線23に渡っているが、実際にはそのサブセットで

【0014】(バス線終端子)図9、図10は、図1に おけるバス線終端子の構成図である。図9において、6 はバス線終端子であって、その詳細図を図10に示す。 同期レジスタ7の入出力信号と論理演算プロック8の入 出力信号をバス型配線領域5を介して接続する際に、バ ス線選択回路9を用いて配線をプログラムした例を示し ている。バス線の殆んどは配線に用いられた場合、バス 衝突により新たな配線用バス線が確保できないときに は、バス線終端子6を用いてバス線を複数のセグメント に分割することができる。これにより、バス線を有効利 用することができる。バス線終端子6の内部構成は、図 10に示すように、記憶要素26とバッファ27を組み 合わせた構成となっている。図9の構成では、選択でき るバス線は、バス型配線領域5内の全てのバス線に渡っ て終端可能を例を示しているが、実際にはそのサブセッ トでもよく、バス型配線領域5内のいくつかのバス線を 終端するものでもよい。

【0015】(プログラム可能な機能をプログラムする ためのコントローラ)図11は、図1におけるプログラ ムコントローラの構成図である。図11において、10 はプログラムコントローラ、6はバス線終端子、8は論 理演算ブロック、9はバス線選択回路である。また、2 8はプログラムのための各記憶要素にプログラム制御信 号を伝搬するためのプログラム制御信号線であって、論 理演算プロック8、バス線選択回路9、バス線終端子6 内のプログラムを記憶するための記憶要素を制御する。 30は各記憶要素に対して、あるデータを記憶すべき位 置を指し示すためのアドレスバスであり、31はプログ ラムすべきデータをあるデータ単位で伝わするためのデ ータバスであり、32はプログラムコントローラ10を 制御する信号を入力セレクタバッファ2から得るための 信号線である。例えば、記憶要素をSRAMで構成した 場合には、上述のアドレスバス、データバス、プログラ ム制御信号線を用いて一般のSRAMをプログラムする 場合と同じような方法でプログラムすることが可能であ る。つはり、プログラムコントローラ10は、一般のS RAMをプログラムするための回路でよい。さらに、ア ドレスバス30およびデータバス31は、バス型配線領 域ら内に設置すればよい

【0016】(基本回路の構成)図12.図13は、論 理演算ブロックの構成図であって、図12は無記憶型論 理演算機能プロック、図13は記憶型論理演算機能プロ ックを示している。ディジタル通信処理回路は、同期回 路で構成され、適当な規模を持つ論理演算機能ブロック の複合体であると考えることができる。それらの論理階 算機能ブロックは、(a)無記憶型と(b)記憶型の2 種類に分類できる。無記憶型論理演算とは、演算の結果 が現在の入力データのみに依存するものであり、実際に ディジタル回路を構成すると、その内部には記憶素子は 存在しないことになる。一方、記憶型論理演算とは、演 算の結果が過去の入力および演算結果にも依存するもの であって、実際のディジタル回路の構成ではその内部に 記憶素子を必要とする。同期式のディジタル回路の場合 には、図13に示すように記憶素子としてDラッチを用 いればよい。図12において、無記憶型論理演算ブロッ クは、 n ビット入力m ビット出力の論理関数を実現する ための回路で構成される。本実施例では、論理演算プロ ック8に相当する。また、図13において、記憶型論理 浦笆プロックは nビットスカmビット出力の論理関数 を実現するための同路と、出力mビット中kビットをフ ィードバックする形で、Dラッチ群を通した形で構成さ れる。本実施例では、論理演算プロック8と同期レジス タ7の組み合わせにより実現されている。図14は、記 憶型論理演算ブロックの構成例を示す図である。図14 において、8-a、8-bは論理演算プロック、7a. 7-bは同期レジスタである。 論理演算プロック8 -aの出力の一部をバス線選択回路9-a、9-bのプ ログラムにより同期レジスタ7-aの入力に結合し、対 応する出力を再び論理消算プロック8-aの入力に結合

する。本実施例では、8- 本が7- aの開劇レジスタの 一部を用いてフィードバックルーフを開劇し、記憶型動 理論第プロックを形成している。このように、バス型配 線領域5 およびバス線選択回路9を用いて論理策算プロ ックと同期レジスタの結合側数をプログラムすることに ま配包型論理演算機能プロック、記憶型論理演算 プロックともに開始が可能である。

【0017】(基本回路の組み合わせ・低速~一般のデ ィジタル通信処理回路の場合)図15は本発明のディジ タル同期同路の基本形を示す図であり、図16は同じく ディジタル処理回路の構成のうち、直列的接続および並 列的接続と同報的接続の図であり、図17は同じくワイ ヤードAND接続構成を示す図である。一般に、無限ビ ット幅の入力データを受け取り、演算結果として無限ビ ット幅の出力データを出力できる無限ビット幅の状態記 憶を持つ記憶型論域演算ブロックが構成できるならば、 その論理演算機能をプログラムすることにより任意の同 期式ディジタル通信処理回路が実現できる。しかし、実 際には、無限のビット幅を持つ処理回路は実現不可能で ある。そこで、対象となる同期式ディジタル通信処理同 路を実現するために、有限のビット幅のデータを処理で きる無記憶型/記憶型の論理演算ブロックを組み合わせ て用いることになる。図15に示すように、対象とする ディジタル通信処理回路をNビット幅入力、Mビット幅 出力の論理演算、Kビット幅状態記憶を用いて設計する 場合を考える。この対象同路を、nビット幅入力、mビ ット幅出力の論理演算回路とkビット幅状態記憶回路を 持つ論理演算ブロック複数個を組み合わせて実現する。 このときの各論理演算ブロック間の接続形状は、図16 の(1)に示すように、一部ないし全部の入出力信号を 直列に接続するか、または、その一形状としてフィード バック接続を許す接続と、図16の(2)に示すよう に、一部ないし全部の入力信号を並列に接続するか、ま たは、ある論理演算プロックからの出力より、同報的に 複数の論理演算プロックへ信号を伝搬することを許す接 続と、図17に示すように、複数の論理演算ブロックの 出力信号を結合して、Wired-Andの実現を許す接続の 3種類を実現できれば望ましい。

【0018】図18は、本売明における静岡流第プロックと同期レジスクの結合実施所の図である。本売明においては、図16、図17に示す金での静理演算プロックないし期則レジスク間の結合関係を、バス型配線領域5とバス線延択回路9を用いて積成さることができる。図8とは300元、8-a-8-dは論理演算プロック、7-a-7-dは周期レジスク、9-a-9-hは2本のバス線延択回路9時であり、実線の配線はバス線延択回路9からの大会を示している。周期レジスク7-aの出力信号は、バス線延択回路9-a、9-bを用いて
診理演算プロック8-aの入力と結合され。さらに、動理演算プロック8-aの出力は、9-bと9-cを用

いて同期レジスタ7-bの入力と結合される。このよう な過程を繰り返すことにより、同期レジスタと論理演算 ブロックの直列接続が実現できる。また、同期レジスタ 7-aの出力は、バス線選択回路 9-b および 9-dの プログラム内容による配線により、論理演算プロック8 -aおよび8-bに分配される。このように、バス型配 線領域5の特徴を生かして同期レジスタと論理演算プロ ックの並列接続が実現される。さらに、論理演算プロッ ク8-cの出力信号と、論理算ブロック8-dの出力信 号は、各々バス線選択回路9-fと9-hを用いて同一 のバス線に載せられる。バス線上では2つの出力信号が 衝突する形になるが、この接続によりWired-ANDが 実現されて、その結果をバス線選択同路9-gの設定に より同期レジスタ7-dに入力することで、Wired-A NDの結果を取り出せたことになる。このように、本発 明では、バス型配線領域5とバス線選択回路9による同 期レジスタおよび論理演算プロック間の結合を実現する ので、ディジタル通信処理を実現するための全ての論理 回路を効率的に構成することが可能である。

【0019】(高速ディジタル通信処理同路の場合)図 19は、本発明におけるパイプライン処理構成例を示す 図である。本発明の回路を用いて、高速ディジタル通信 処理回路を実現する場合、論理演算プロック8を多段に 結合すると、演算遅延時間が多くなって、高速な処理に 対応することができなくなる。そこで、対象となる処理 回路の適当な位置に同期レジスタ7を挿入することによ り、回路のスループットを改善する。本発明では、論理 演算ブロック8、同期レジスタ7、論理演算ブロック 8、同期レジスタ7、・・・・という順序で、パイプ ライン構成を簡単かつ効率的に実現できるので、同期レ ジスタ7間に行われる処理の遅延を保証し、高速ディジ タル通信処理回路を実現することができる。 図14にお いて、1はデータ入力端子、2はデータ入力セレクタバ ッファ、7-1,7-2は同期レジスタ、8-1,8-2は論理演算プロックである。また、5はバス型配線領 域、9-1~9-4はバス線選択回路である。データ入 力端子1から入力されたデータは、データ入力セレクタ バッファ2のバス線選択回路9-1の設定によって、同 期レジスタ7-1の入力に結合される。対応する同期レ ジスタ7-1の出力は、バス線選択回路9-1および9 -2の設定によりバス型配線領域5を介して論理演算ブ ロック8-1の入力に結合される。 論理演算ブロック8 1の出力は、バス線選択回路9-2および9-3の設 定により、バス型配線領域5を介して同期レジスタ7-2の入力に結合される。同期レジスタ7-2の出力は、 バス線選択回路9-3および9-4の設定により論理演 算ブロック8-2の入力に、バス型配線領域5を介して 結合される。このような過程を繰り返すことにより、同 期レジスタ7、論理演算ブロック8、同期レジスタ7、 論理演算ブロック8の順序の繰り返しで、パイプライン

処理の構成が簡単に実現できる。

【0020】(処理信号の流れと、ディジタル通信処理 回路への具体例) 図20は、図1の実施例を用いて、実 際にディジタル通信処理回路を実現した場合の構成図で ある。図20において、データ入力端子1からxビット 並列で入力されたデータは、入力セレクタバッファ2を 介してバス型配線領域5内に包含されるx本のバス線に 載せられる。これらの信号線と同期レジスタ7-1の各 レジスタの入力端子のうち、xビットをバス線選択回路 9-1を用いて結合することにより、xビット並列入力 データは同期レジスタ7-1内のx個のDラッチに入力 される。このとき、同期レジスタ7-1の総入力数をn 。とすると、残りのn。-x個のDラッチはバス線選択回 路9-1を用いて他のバス線と結合することにより、対 象となるシステムの他の場所で利用することができる。 同期レジスタ7-1によりラッチされたxビットのデー タは、同期レジスタ7-1から出力されて、バス線選択 回路9-1に入力される。バス線選択回路9の選択をプ ログラムすることにより、同期レジスタ7を通過したx ビットのデータをバス型配線領域5内のバス線に載せ換 えることができる。また、この選択されたメビットのバ ス線からバス線選択回路9-2を用いて、論理演算プロ ック8-1の入力信号線と結合することにより、xビッ トのデータが論理演算ブロック8に入力されて演算が実 施される。このとき、論理演算プロック8-1の総入力 数をno(no>x)とすれば、残りのno-x入力は、 バス線選択回路9をプログラムすることにより、他のバ ス線と結合されて他の同期レジスタおよび論理演算プロ ックの出力を論理演算ブロック8-1の入力として用い ることができる。

【0021】ここで、論理演算ブロック8-1の論理演 **節機能はプログラム可能であるため、xビット幅の入力** データに対して任意の処理を施すことができる。論理演 算ブロック8の出力をバス線選択回路9を用いてバス型 配線領域5内のあるバス線に載せることにより、これを 順次繰り返していけば、同期レジスタ7、論理演算プロ ック8、同期レジスタ7、・・・・の順序でパイプライ ン的な結合形態が容易に実現できる。また、前述の(基 本回路の組み合わせ)の欄において述べたように、バス 線選択回路9のプログラムによりバス型配線領域5を介 して、 論理演算プロック8のフィードバックを含む直列 的接続、並列的接続、同報的接続、Wired-And接続が いずれも可能であるため、データ入力セレクタバッファ 2からデータ出力セレクタバッファ4の間の一連の処理 を、論理演算ブロック8と同期レジスタ7を適当に組み 合わせてディジタル通信処理に必要な種々の回路を実現 することができる。 さらに、入力セレクタバッファ 2お よび出力セレクタバッファ4においても、バス型配線領 域5から選択的にバス線を選択することができる。その 結果、論理演算ブロック8、同期レジスタ7の組み合わ せにより構成されるディジタル通信処理回路内において、論理演算プロック8および同期レジスタアの入出力 端子とバス線建規回路9を用いて結合可能であるため、 対象となる通信処理回路の任意の位置に外部からデータ を入力し、または外部へデータを取り出すことができ ス

【0022】(具体的な通信処理回路の構成)図21 は、本発明の一実施例を示すもので、ディジタル処理回 路上にディジタル通信処理回路の1つであるフレーム同 期回路を実現した回路図である。ここでは、入力データ は8ビットパラレル信号を1単位(1バイト)とし、1 フレーム16バイト以下とする。フレーム同期パターン は、フレーム先頭4バイトとし、処理回路は内部にカウ ンタを持ち、同期パターン検出時の時刻を確認して、フ レーム同期外れが発生していないか否かを確認する。図 21において、1はデータ入力端子、2はデータ入力セ レクタバッファ、5はバス型配線領域、つまりバス線の 集合である。9はバス線選択回路であって、各配線通り にプログラムする。7-1~7-5はそれぞれ数ビット 幅(8ビット以上)の同期レジスタ、8-1~8-7は それぞれ数ビットの入出力を持つ機能をプログラムする ことが可能な論理演算ブロックである。ここでは、8ビ ット入力8ビット出力の任意の論理関数を実現できるも のとする。以下、この国路の動作を説明する。 (a) プログラム

図21の同路をフレーム同期回路として使用するために は、各論理演算ブロック8の機能、バス線選択回路9内 でのバス線と同期レジスタ7および論理演算プロック8 の入出力信号を接続するための機能をプログラムする必 要がある。論理演算プロック8-1は、カウンタの機能 をプログラムする。ここでは、カウンタ回路に必要なレ ジスタとして、同期レジスタ7-1内部の4ビット分の 同期レジスタを使用する。また、8-2はカウンタの出 力を受けて、ある時刻に信号を出力するための回路とし てプログラムする。また、論理演算ブロック8-3~8 -6は、それぞれフレーム同期パターン4バイトのうち 1 バイト分のパターン検出を行い、入力データとの一致 が確認されると、信号を発生する機能をプログラムす る。論理演算ブロック8-7は、入力される全ての1ビ ット信号が真の時に真を出力する機能をプログラムする (5ビットのAND)。バス線選択回路9によるバス型 配線領域5内の設定は、次の(b)動作により述べる。 【0023】(b)動作

データ入力端子1から入力された8ビットの並列データ は、データ入力セレクタバッファ2内のバス線選任回路 11の設定により、バス電路線領域5内のバス線8ビット分比載せられる。なお、データ入力セレクタバッファ 2のバス線選択機能も、バス線選択回路9と同じ方法で アクラムできる。このデータバスは、バス線選択回路 9-3の設定により両別レジスタアー2の入力信号七接 続され、同期レジスタ7-2によりラッチされる。同期 レジスタ7-2の出力は、再びバス線選択回路9-3の 設定により別のバス線に載せられる。このバス線は、バ ス線選択回路9-5により同期レジスタ7-3の入力信 号に接続され、同期レジスタ7-3によりラッチされ る。同期レジスタ7-3の出力は、バス線選択回路9-5の設定により顔のバス線に載せられる。このバス線 は、バス線選択回路9-7の設定により同期レジスタ7 -4の入力信号に接続され、同期レジスタ7-4により ラッチされる。同期レジスタ7-4の出力は、バス線選 択回路9-7の設定により別のバス線に載せられる。こ のバス線は、バス線選択回路9-9の設定により、同期 レジスタ7-5の入力信号に接続され、同期レジスタ7 5によりラッチされる。同期レジスタ7-5の出力 は、バス線選択同路9-9の設定により別のバス線に載 せられる。各同期レジスタフは、入力データが供給され るクロックと同期しているため、データ入力端子1に入 力される8ビット並列データの時系列の連続する4バイ トは同期レジスタ7-2~7-5に展開されることにな 3.

【0024】また、同期レジスタ7-2~7-5の出力 は、それぞれバス線選択回路9-6、9-8、9-1 0、9-12の設定により論理演算ブロック8-3~8 -6の入力にも分配される。論理演算ブロック8-3~ 8-6は、8ビット(1バイト)のデータを入力とし、 そのデータがあるパターンに一致した場合に、出力8ビ ットのうちの1 ビットを真として出力するようにプログ ラムされているため、論理演算ブロック8-3~8-6 の各出力で4バイト分のフレーム同期パターンの検出が 行える。これらの出力(1ビット分)は、それぞれバス 線選択回路9-6、9-8、9-10、9-12の設定 により別々のバス線に載せられる。これらのバス線は、 バス線票択回路9-13の設定により論理消算プロック 8-7の入力として分岐される。一方、論理演算ブロッ ク8-1の4ビット分の出力は、バス線選択回路9-2 の設定によりバス線に載せられ、再びバス線選択回路9 -1の設定により同期レジスタ7-1の入力に接続され る。このデータ4ビットは、同期レジスタ7-1内でラ ッチされ、その4ビットの出力はバス線選択回路9-1 の設定によりバス線に載せられ、そのバス線はバス線選 択回路9-2の設定により論理演算プロック8-1の入 力に接続される。この設定により、同期レジスタ7-1 と論理演算ブロック8-1とはループ接続されることに なる、論理演算ブロック8-1は、同期レジスタ7-1 とループ接続されることにより4ビットバイナリカウン タを構成するように機能をプログラムされているため、 この接続により4ビットバイナリカウンタが構成され

【0025】その出力は同期レジスタ7-1の出力に一致しており、バス線上に載せられているその信号は、バ

ス線選択回路9-4の設定により論理演算ブロック8-2の入力4ビット分に接続される。論理演算ブロック8 -2は、入力の4ビット(時刻に相当)があるパターン に一致した場合に、出力として8ビットのうちの1ビッ トを真にするようにプログラムされている。その出力1 ビットは、バス線選択回路9-4の設定により再び別の バス線に載せられる。そのバス線は、バス線選択回路9 -13の設定により論理演算プロック8-7の入力に接 続される。論理演算ブロック8-7は、入力5ビットが 全て真であるとき、出力1ビットを真とするようにプロ グラムされている。この出力をバス線選択回路9-13 の設定により再びバス線に載せれば、バス型配線領域5 内のバス線にフレーム先頭のバイトデータ8ピットが 論理演算ブロック8-7からのフレーム問期パターンー 致検出信号1ビットと同時に現われる。これは、タグ情 報付きデータと考えることができる。結局、図21に示 す回路により、フレーム同期回路が実現できたことにか る。また、結果のデータは、バス型配線領域5内のバス 線に載っているため、本実施例の回路では、他の論理演 第ブロックおよび同期レジスタを用いて論理演算ブロッ クの機能とバス線の選択をプログラムすることにより、 実現できる回路の入力として使用できる。例えば、タグ 付きデータの逐次処理の入力となる。

【0026】(基本構成-その2)図22は、本発明の 第2の実施例を示すディジタル処理回路の構成図であ る。高速ディジタル通信処理回路では、論理演算プロッ クを多段に結合して論理演算の遅延時間を大きくするこ とができない。そのために、対象とする処理回路の適当 な位置に同期レジスタを挿入することにより、回路のス ループットの向上を図る。このような方法を用いて高速 なシステムクロックを持つ回路を構成すれば、入力デー タを受けてから出力を得るまでの遅延は大きくなるが、 スループットとしてのシステムクロックは低下しない。 これは、マイクロプロセッサにおけるパイプライン処理 の手法と同じである。第2の実施例では第1の実施例に 比べて、特に同期レジスタ、論理演算ブロック、同期レ ジスタ、論理演算ブロック、・・・・・の順序のパ イプライン構成を強化した配置を持っものである。図2 2において、33はデータ入力端子、34はデータ入力 セレクタバッファ、35はデータ出力端子、36はデー 夕出力セレクタバッファ、37はバス型配線領域、38 1~38-5はそれぞれ数ビット幅の同期レジスタ、 39-1~39-4はそれぞれ数ビット入力-数ビット 出力の論理演算プロック、40-1~40-5それぞれ バス線選択回路、41-1~41-3はそれぞれバス線 終端子である。また、43は論理演算ブロック39をア ログラムするためのコントローラ、44はおよびバス線 選択回路40の選択機能とバス線終端子41のバス線終 端のON/OFFをプログラムするためのコントローラ である.

【0027】図22では、同期レジスタ38の出力端子 と論理演算ブロック39の入力端子とを直結して1つの ユニットとし、論理演算プロック39の出力と次の同期 レジスタ38の入力を直接結合して、同期レジスタ、論 理演算ブロック、同期レジスタ、論理演算ブロック、・ ・・・というパイプラインを構造上用意する。また、同 期レジスタ38と論理演算ブロック39間の直接結合に より、パイプライン処理のデータストリーム上で高速に データが伝搬できることを保証している。同期レジスタ 38と論理演算ブロック39とを合わせたユニット間か らバス型配線領域37に、バス選択回路40を経由して 信号を伝搬するための分岐配線42を用意している。各 部の構成は、第1の実施例と殆んど同じであって、第1 の実施例との差は 同期レジスタ38と論理流算プロッ ク39とを直接結合し、それらを直列に結合したパイプ ライン処理用のデータストリームが構造上用意されてい ることである。以下、第2の実施例の動作を説明する。 【0028】(a)プログラム 第2の実施例を用いてディジタル通信処理回路を実現す る場合には、論理演算プロック39の論理演算の機能 と、バス線選択回路40のバス線選択の機能と、バス線 終端子41のバス線終端のON/OFFを、それぞれプ ログラムする必要がある。これらをプログラムするため のデータは、データ入力端子33から与えられることに より、データセレクタバッファ34を経由して、論理演 算プロックをプログラムするためのコントローラ43、 およびバス線選択回路40とバス線終端子41をプログ ラムするためのコントローラ44に送られる。この信号 を受けて、コントローラ43および44は、論理演算ブ ロック39、バス線選択回路40、バス線終端子41の 機能を決定する記憶要素に対してプログラムを行う。図 23、図24は、図22におけるプログラム系の動作説 明団である。 論理演算プロック39は、数ピット幅の入 カデータをアドレスとしてそれを適当な幅にデコードす るデコーダ45、デコードされたデータをアドレスとし て記憶された数ビット幅のデータを出力するメモリ4 6、そのメモリの内容をプログラムするためのコントロ ーラ47を具備することにより、数ビット入力/出力の プログラム可能な論理演算を行うことができる。バス線 選択回路40は、図24(a)に示すように、入力信号 線48と出力信号線49とバス型配線領域37内のバス 線とを結合するためのスイッチ50と、そのスイッチ5 OのON/OFFをコントロールするための記憶素子5 1から構成される。この場合に、スイッチ50は、論理 回路で構成してもよく、またパストランジスタ等の素子 で構成してもよい。バス線終端子41は、図24(b) に示すように、バス型配線領域37内のバス線の接続を 接続/切断するためのスイッチ53と、スイッチ53を コントロールするための記憶素子52から構成される。

この場合に、スイッチ53は、双方向のトライステート

バッファの組合かせ53を用いて構成することができる。このような構成を用いれば、論理消算プロック39 の機能を決定するための配便要素46、バス線延援回路40機能を決定するための配便要素51、バス線終端子41の機能を決定するための配便要素52を、コントローラ43、44更用いアプログラムすることによる。本男別の回路自体の機能が決定されることになる。

【0029】(b)動作 図22の回路の動作を述べる。 論理演算ブロック39-1~39-4をプログラムすることにより、同期レジス 夕38-1→論理演算プロック39-1→同期レジスタ 38-2→論理演算ブロック39-2→・・・・同期レ ジスタ38-5の順序のパイプライン処理のための同路 構成ができる。このパイプラインは、データ入力端子3 3から入力されたデータが、データ入力セレクタバッフ r34を経由して同期レジスタ38-1に入力されて、 パイプライン処理が施され、同期レジスタ38-5から 処理結果がデータ出力セレクタバッファ36を経由して データ出力端子35から出力される。バス線選択回路4 0は、このパイプライン処理の演当なステージからデー タをバス型配線領域37に抜き出して、バス線上を伝搬 させることにより、パイプライン処理の適当なステージ に挿入することができる。バス線選択回路40の機能を プログラムすることにより、パイプライン処理における 各ステージの出力が他のステージ(自分のステージも含 む) の入力として次のクロックで参照できる。また、バ ス型配線領域37内のバス線は、データ入力セレクタバ ッファ34、データ出力セレクタバッファ36の双方に 接続されているため、パイプライン処理の任意のステー ジの処理に外部からの入力を挿入したり、任意のステー ジの出力を外部に取り出したりすることができる。さら に、バス線終端子41は、バス線を分割することにより バス線の有効利用を図ることができる。第2の実施例を 用いて同路を構成する場合には、このパイプライン処理 が基本動作となる。

【0030】このように、本界別の各実施制においては、ディジタル通信処理のデータ処理アルゴリズムを容易に効率よく実現できるアーキテクチャと、その配置形態を具備しており、さらに、論理減算プロックの機能、バス線延行圏路の選択機能、バス線を名効のバス終電子ののN/OFFをSRAM、EPROM、FUSE、ANTI-FUSE等の手段でユーザがアログラム可能にすることにかったくができる。(イ)完全な阿珈回路としては、ある処理単位(1~ロ、ドット)並例の製財会データ等別がシステムクロックに開閉して逐次的に入出力プロックに向けまれた。

算ブロック毎に用意されているバス線選択回路により、

同期レジスタの入力に分岐されて、同期レジスタにラッ チされた後、論理演算プロックに入力されて処理を受

- け、その結果を次の同期レジスタ入力にバス型配線領域 ないし直接接続要素により伝搬させる。これを逐次的に 繰り返すことにより、システムクロックに同期したパイ プライン処理を行うデータストリームを容易に形成する ことができる。
- (ロ)入出力プロックとしては、入出力プロックがバス 型配線領域に直結しており、各門期レジスタと論理演賞 プロック毎に用意されているがス線選択回路で分娩させ ることにより、バス型配線領域に載せて、任意の銀の同 期レジスタない、協理領第「ロックの入力に直接が からの信号を入力することができ、また任意の狙の同期レ ジスタないし論理演算プロックの出力に直接デバイス 外部に信号を吸り出すことができ
- (ハ) 高速性が要求されるディジタル温度地限において は、同期レジスクと論理演算ブロックの親を連接したが は、可用ルジスクと論理演算ブロックの親を連接したが は、可用ルジスクと論理が重要で用いることが強ましいが、高速性よりも論理の機能を要求 する処理。例えば応速や連盟に伝法処理では、論理項 があるとからないである。 は、自動を表して、のを表して、のを は、自動を があることにより、論理の深さを増して対応 することにより、管理の深さを増して対応 することにより、簡単なメモリが構成されるので、これもディジタル温度処理に必要なバッファ、FIFOと して利用できる。
- (お) 論理演算プロックの論理演算機能と、バス線選択 回路の選択設定と、バス線外割の次めのバス線料場子の のバノのFFとを、それぞれでプラム可能ともと とこにより、従来のプログラム可能論理素子と同じ柔軟性を 持ち、ディジタル運信処理に用いた場合に高速かつ効率 の論・回路を実現できる。
- (へ) 内部の同期レジスタと論理演算プロックの組を均一に繰り返し配置するため、デバイス間に塗ってパイプマンく現理のデークストリームを簡単に拡張することができる。さらに、同期レジスタと論理演算プロックの組毎に用意されているバス線線状回路を用いて、デバイスへの外部からの入力信号を任意の相に渡せるので、デバイス間に分割された複数のデータストリームを接合、再分散することができる。これは、程态速動作と要求するシステムで、ディジタル通信処理のための入力データ時列と高級が振り振開して、要求されたシステムクロック

を落して処理を行う場合に、デバイスを並列に配置する ときに有効となる。このように、本実施例では、強力な データストリームを構成し、パイプライン処理の実現を 容易にしているので、従来のドPGAやPLDでは実現 できなかった高速な逓信処理回路を実現することができ な

[0031]

【発明の効果】以上説明したように、本発明によれば、ディジタル通信処理の特質をアーキテクチャに反映した 回路構成を用いるため、ディジタル通信の高速から までのあらゆる処理回路を容易に実現することができる。また、基本構成要素として論理演算ゴワッとと同期 シジスタを結合するための配線をバス型としているため、国路内に強力なデータの流れを披尿・構成することができ、データの入口から出口まで毎一構造の繰り返し となるので、複数のデバイスを結合して用いた場合でも、このデータストリーム構成は保持される。その結 果、国際規模の大人にかかわらず、論配演算プロックと その結合関係をプログラムすることにより、ディジタル 通信処理の殆んど全ての処理回路を実現することができる。

[0032]

【図面の簡単な説明】

- 【図1】本発明の第1の実施例を示すディジタル処理回路の基本構成図である。
- 【図2】図1におけるデータ入力セレクタバッファの内部構成図である。
- 【図3】図1におけるデータ出力セレクタバッファの内部構成図である。
- 【図4】図1における同期レジスタの内部構成図である。
- 【図5】図1における論理演算ブロックの第1の構成例 を示すブロック図である。 【図6】図1における論理演算ブロックの第2の構成例
- を示すブロック図である。 【図7】図1における論理演算ブロックの第3の構成例
- を示すブロック図である。 【図8】図1におけるバス線選択回路の内部構成例図で
- ある。 【図9】図1におけるバス線終端子の応用例を示す図で
- ある。 【図10】図1におけるバス線終端子の内部構成例を示
- す図である。 【図11】図1におけるプログラムコントローラの構成 例を示す図である。
- 【図12】図1における無記憶型論理演算ブロックの構成例を示す図である。
- 【図13】図1における記憶型論理演算ブロックの構成例を示す概略図である。
- 【図14】図1における記憶型論理演算プロックの構成

例を示す詳細図である。

【図15】一般のディジタル同期回路の基本形を示す図

である。

【図16】一般のディジタル処理同路の直列接続と並列 接続の構成を示す図である。

【図17】一般のディジタル処理回路のWired AND

接続の構成を示す図である。 【図18】図1における論理演算ブロックと同期レジス

夕間の結合例を示す図である。 【図19】図1におけるディジタル処理回路を用いたパ

イプライン処理の構成を示す図である。 【図20】図1におけるディジタル処理回路を用いたデ

ィジタル通信処理の機成を示す図である. 【図21】図1におけるディジタル処理回路を用いてフ

レーム同期回路を実現した例を示す図である。 【図22】本発明の第2の実施例を示すディジタル処理

同路の基本構成図である。 【図23】図22におけるディジタル処理回路のプログ


ラム系の解析図である。

【符号の説明】

- 1、33 データ入力端子
- 2,34 データ入力セレクタバッファ
- 3、35 データ出力端子
- 4.36 データ出力セレクタバッファ
- 5.37 バス型配線領域
- 6.41 バス線終端子
- 7.38 同期レジスタ
- 8,39 機能をプログラム可能な論理演算ブロック
- 9,40 バス線選択回路
- 10 プログラムコントローラ
- 11 データ入力セレクタバッファ内バス線選択回路
- 12 データ出力セレクタバッファ内バス線選択回路


【図12】 【図13】

実記値型論理論算機能プロック 記憶型論環演算機能プロック





- 13 バッファ
- 14 1ビット入力1ビット出力データラッチ
- 15 クロック信号線
- 16.46 XEU
- 17 メモリ管理ユニット
- 18 プログラム信号線
- 19 アドレスデコーダ
- 20 機能固定型論理演算プロック
- 21 パラメータ入力記憶用メモリ
- 22 メモリコントローラ
- 23 バス型配線領域内バス線
- 24 セルーバス間信号線
- 25 信号線短終用素子
- 27 バス線終端子内バッファ
- 28 プログラム制御信号線
- 29 プログラム用アドレスバス
- 30 プログラム記憶器子
- 31 プログラムデータバス
- 32 プログラム入力用信号線
- 42 分岐配線
- 43 論理演算プロックプログラム用コントローラ
- 44 バス線選択回路/終端子プログラム用コントロー
- 45 デコーダ回路
- 47 プログラムコントローラ
- 48 入力信号線
- 49 出力信号線
- 50 バス線選択回路配線接続スイッチ
- 51 バス線選択回路内スイッチコントロール用記憶素
- 7 52 バス線終端子内スイッチコントロール用記憶楽子
- 53 双方向トラステートバッファ対


[図16] ディジタル処理回路の構成


















【図19】 【図20】 パイプライン処理操成実権例 ディジタル通信処理の実現例 ny bit in function 【図21】 【図23】 大政府その2におけるプログラム系



完配例での2(基本機成)



【図24】





【手続補下書】

【提出日】平成4年12月3日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】追加

【補正内容】

【図面の簡単な説明】

【図1】本発明の第1の実施例を示すディジタル処理回路の基本構成図である。

【図2】図1におけるデータ入力セレクタバッファの内 部構成図である。

部構成図である。 【図3】図1におけるデータ出力セレクタバッファの内

部構成図である。 【図4】図1における同期レジスタの内部構成図であ

る。 【図5】図1における論理演算ブロックの第1の構成例

を示すブロック図である。 【図6】図1における論理演算ブロックの第2の構成例

を示すブロック図である。

【図7】図1における論理演算ブロックの第3の構成例 を示すブロック図である。

【図8】図1におけるバス線選択回路の内部構成例図である。

【図9】図1におけるバス線終端子の応用例を示す図である。

【図10】図1におけるバス線終端子の内部構成例を示す図である。

【図11】図1におけるプログラムコントローラの構成 例を示す図である。

【図12】図1における無記憶型論理演算ブロックの構成例を示す図である。

【図13】図1における記憶型論理演算ブロックの構成 例を示す概略図である。

【図14】図1における記憶型論理演算ブロックの構成 例を示す詳細図である。

【図15】一般のディジタル同期回路の基本形を示す図 である。

【図16】一般のディジタル処理回路の直列接続と並列 接続の構成を示す図である。

【図17】一般のディジタル処理回路のWired AND 接続の構成を示す図である。

【図18】図1における論理演算ブロックと同期レジス 夕間の結合例を示す図である。

【図19】図1におけるディジタル処理回路を用いたバイプライン処理の構成を示す図である。

【図20】図1におけるディジタル処理回路を用いたデ

ィジタル連信処理の構成を示す図である。 【図21】図1におけるディジタル処理回路を用いてフレーム同期回路を実現した例を示す図である。 【図22】本発明の第2の実施例を示すア・ジタル処理

回路の基本構成図である。 【図23】図22におけるディジタル処理回路のプログラム系の解析図である。

【図24】同じく、図22におけるプログラム系の動作 説明図である。

【符号の説明】

1,33 データ入力端子

2,34 データ入力セレクタバッファ

3,35 データ出力場子
 4,36 データ出力セレクタバッファ

5,37 バス型配線領域 6,41 バス線終端子

7,38 同期レジスタ

8,39 機能をプログラム可能な論環演算プロック

8,39 仮能をノログラス 9,40 バス線選択回路

10 プログラムコントローラ

11 データ入力セレクタバッファ内バス線選択回路12 データ出力セレクタバッファ内バス線選択回路

13 バッファ

14 1ビット入力1ビット出力データラッチ 15 クロック信号線

16,46 メモリ 17 メモリ管理ユニット 18 プログラム信号線

19 アドレスデコーダ20 機能固定型論理演算ブロック

21 パラメータ入力記憶用メモリ 22 メモリコントローラ

23 バス型配線領域内バス線

24 セルーバス間信号線

25 信号線短絡用素子 27 バス線終端子内バッファ

28 プログラム制御信号線

29 プログラム用アドレスバス 30 プログラム記憶素子

31 プログラムデータバス 32 プログラム入力用信号線

42 分岐配線

43 論理演算プロックプログラム用コントローラ

44 バス線選択回路/終端子プログラム用コントロー

ラ 4.5 デコーダ回路

47 プログラムコントローラ

48 入力信号線 49 出力信号線

50 バス線選択回路配線接続スイッチ

51 バス線選択回路内スイッチコントロール用記憶素

子 52 バス線終端子内スイッチコントロール用記憶素子

53 双方向トラステートバッファ対

フロントページの続き

(72)発明者 太田 直久 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内